Le Penryn est grossièrement dit un die-shrink de l’architecture Core 65 nm. Dans la stratégie Intel du Tick-Tock, il s’agit de lancer une nouvelle finesse de gravure tous les deux ans en inaugurant le nouveau procédé de fabrication avec un die-shrink avant de lancer une année plus tard une nouvelle architecture dans cette même finesse de gravure. Le Penryn est donc le die-shrink inaugurant le 45 nm avant l’arrivée dans un an de Nehalem, la nouvelle architecture qui elle aussi utilisera le 45nm. Fin 2009, début 2010 arrivera alors le Westmere, un die-shrink de Nehalem gravé en 32 nm avant le Sandy Bridge fin 2010, début 2011 qui sera une nouvelle architecture gravée elle aussi en 32 nm. Alors que beaucoup n’y croyaient pas trop au départ, Intel semble pour l’heure suivre sa ligne de conduite même si le Penryn était plutôt prévu pour 2007 et non 2008 vu que la majorité des Penryn seront lancés l’année prochaine.

FSB133, FSB1600, SSE4, cache L2 en hausse…

Au-delà du die-shrink, le Penryn apporte son lot de nouveautés. La première sera le passage à un FSB 1600 MHz avec certains processeurs, les autres continuant le FSB 1333 inauguré avec les Core 2 Duo E6X50. Au départ, les 1600 MHz devaient être réservés aux modèles serveurs de la gamme Xeon mais des rumeurs font état d’un QX9770 3.2 GHz utilisant un FSB 1600 MHz.

L’autre nouveauté, la plus importante, concerne le jeu d’instruction SSE4, ou plus exactement SSE4.1. 47 nouvelles instructions regroupées par lots afin de résoudre des problèmes très réels. Certains développeurs se plaignaient en effet du décalage entre le choix des instructions et leurs besoins dans leur vie (de programmeur) de tous les jours. Flagornerie ou pas, Intel indique en tout cas que SSE4 est le fruit du feedback des développeurs. Soit. Dans ses présentations, trois types principaux d’instructions sont évoqués. On trouve tout d’abord les Graphics Building Blocks. Suit l’accélération de l’encodage vidéo avec 14 instructions dédiées, certaines pouvant apporter des gains de 2 à 3x sur des opérations précises. On notera également l’accélération de l’algorithme CRC32, ce qui peut toujours être utile.


Le dernier groupe d’instructions concerne la communication avec les « accélérateurs ». Un petit rappel sur ce qu’ils sont : Intel avait présenté en septembre dernier l’initiative Geneseo, qui vise à améliorer les interactions entre le processeur et un co-processeur (un accélérateur) qui serait relié au chipset par le biais d’un bus PCI Express. Il s’agit d’une extension au PCI Express 2.0 (on parle de 2.X) dont le but principal est d’améliorer les taux de transferts dans le sens « accélérateur » vers le processeur central. Nous vous laisserons bien entendu spéculer sur ce qui aurait bien pu motiver Intel à s’intéresser à ces choix.

Le point le plus vendeur commercialement parlant est la taille du cache L2 qui est de 6 Mo pour les modèle double cœurs et de 2x6 Mo pour les quadri cœurs Yorkfield. Vous aurez dès lors compris que les quad-core Penryn sont le résultat de la juxtaposition de deux Penryn dual core sur un seul substrat de silicium.

Overclocking automatique ?

Pour ses processeurs Penryn, Intel annonce aussi l'Enhanced Dynamic Acceleration Technology. Il s'agit d'un concept visant à booster un core lorsque le ou les autre(s) core(s) est (sont) non sollicité(s). Cette technique se met en branle dès qu'un core passe en idle et a pour but de faire monter la fréquence du core actif lors d'applications monothread. Intel ne spécifie pas dans quelle mesure la fréquence augmente mais précise que dans tous les cas de figure, le boost du core actif s'effectue tout en ne dépassant pas l'enveloppe thermique globale du processeur. A noter que ce principe ne concerne pas les processeurs de bureau mais uniquement les versions mobiles qui arriveront en 2008.