Lors de la présentation à la presse de Penryn, Intel n’avait pas hésité à évoquer Nehalem, la « prochaine » architecture qui remplacera l’actuelle Core. Par rapport à ce que nous vous racontions ici, Intel n’aura apporté aucune information notable. Ces puces utiliseront le « plein potentiel » du procédé 45 nanomètres, ce que nous traduisons à notre façon par un lancement à une fréquence supérieure à 4 GHz courant 2008. C’est peut être pour cela qu’on ne nous aura pas rappelé que la course au MHz était terminée.


Parmi les autres petites indiscrétions que nous avons récoltées sur place, il est probable que Nehalem, dans certaines déclinaisons, utilise la technologie de « die stacking » développée au sein du projet Tera-Scale. Elle permet pour rappel de superposer plusieurs couches de « die » séparées et connectés par de petits plots (en cuivre ou en or selon les présentations). Vous pouvez aussi vous reporter à ces photos.

Des tas de plateformes

Du côté des plateformes, les choses bougent également. Avec l’arrivée de la cuvée 2007, de nombreux constructeurs ont déjà annoncé leurs cartes mères basées sur le chipset P35 d’Intel (ici, là, ou là). Ces cartes devraient arriver pour le 4 juin, date de lancement officiel et peut être un peu avant. Les constructeurs taiwanais étant, on ne peut rien vous cacher, très pressés de lancer ces nouveautés. Un très léger rappel sur ce qu’elles proposent, outre un nouveau southbridge, il s’agit avant toute chose d’être compatible avec les nouvelles puces en FSB 1333. Bien que ces dernières puissent fonctionner sans problème sur une carte mère P965 ou 975X un poil douée pour l’overclocking, elles ne disposent pas des coefficients diviseurs mémoires nécessaires pour utiliser pleinement la mémoire. On doit donc choisir entre 833 et 650 MHz par exemple pour l’utilisation des barrettes de PC6400 (DDR2-800). Le P35 corrige cela. On retrouvera également de quoi gérer la mémoire DDR3 pouvant monter (officiellement) jusqu'à 1066 MHz (PC3-8500).


Le 975X, plateforme haut de gamme, sera remplacé en septembre par les X38 qui supporteront deux ports PCI Express 16x et la DDR3 jusqu'à 1333 MHz (PC3-10600). Une déclinaison plus haut de gamme a également été annoncée lors de cet IDF, le Skulltrail. C’est la suite du sulfureux V8 présenté en catimini lors du CES (et qui devrait finalement voir le jour) : deux processeurs quadcore, quatre ports PCI Express, le tout animé par une déclinaison du X38. Il est probable que pour la première fois, Intel autorise des puces desktop à fonctionner par paire, chasse habituellement gardée des Xeon (si l’on met de côté la très particulière ABIT BP6 qui permettait de marier de manière non-officielle deux Celeron).


Toujours parmi les rumeurs, le SLI, la technologie multi cartes graphiques de Nvidia, pourrait être présente sur Skulltrail. Du coup, on en vient à se demander si le X38 « classique » le permettra aussi. Ce bruit de couloir de l’IDF mérite d’être pris avec précaution. D’un point de vue technique, la compatibilité SLI (ou CrossFire) ne pose aucun souci avec cette plateforme. On annonçait même avant sa sortie que le chipset 975X serait lui aussi compatible SLI. Si cela ne se fait pas, c’est uniquement pour des raisons marketing : en gardant l’exclusivité du SLI à ses chipsets Nforce, Nvidia les met en avant. Au détriment de l’universalité du SLI (et donc de ventes potentielles de cartes graphiques). A l’inverse, ouvrir le SLI aux chipsets Intel risque de faire perdre l’argument de vente majeur des plateformes Nforce 6. Une histoire d’image de marque plutôt qu’autre chose, les systèmes à plusieurs cartes graphiques restent, quoiqu’en disent les différents constructeurs, des curiosités.

Quelques informations également sur les plateformes portables qui succèderont au Santa Rosa tout fraîchement annoncé. Dans un premier temps, il s’agira de Montevina qui liera les Penryn portables au chipset Cantiga. Au programme, FSB 1066, DDR3 800 et nouveau cœur « graphique » (qui intègrera le décodage des Blu-Ray et HD-DVD). Parmi les options, WiMAX et la version 2 de Robson (Intel Turbo Memory).


Puisque l’on parle de Robson, une dernière indiscrétion : la technologie Turbo Memory devrait arriver cette année sur les plateformes desktop, probablement dans les plateformes VIIV tout d’abord. On espère qu’Intel poussera Turbo Memory chez les OEM et même auprès des vendeurs de cartes mères qui pourraient la proposer en option sur leurs modèles les plus haut de gamme. Toutes les initiatives censées améliorer les performances des transferts disques sont bonnes à prendre. Surtout quand le modèle d’un giga coûte moins d’une vingtaine d’euros.

Tera-Scale : Ensemble, tout devient possible…

En septembre 2006, Intel avait un peu surpris la presse en évoquant un de ses projets de recherches. Initié par Pat Gelsinger, le projet Tera-Scale visait à répondre à un tas de questions que se posent les ingénieurs. La plus importante étant de savoir comment passer d’une poignée de cœurs à plusieurs dizaines. De quoi évoquer des problématiques passionnantes comme l’intercommunication, le rôle de la mémoire embarquée, etc… Et d’évoquer des solutions originales comme le « die stacking » (voir plus haut, Nehalem). Pour explorer ces pistes, Intel pouvait difficilement utiliser ses cœurs actuels qui ont recours à plusieurs centaines de millions de transistors. C’est dans ce but qu’un certain nombre de mini cœurs ont été développés. Il s’agit d’unités de calcul spécialisées dans une tâche précise et dépourvue des raffinements modernes (branchements, prédictions et autres subtilités). La puce présentée en 2006, Polaris, utilisait 80 mini cœurs composés d’une très bête unité de calcul en virgule flottante. Une puce de test en quelque sorte. Polaris était de nouveau de sortie en Chine dans une version dopée côté MHz : Intel l’a poussée à plus de 6 GHz. Une consommation de 191 Watts (énorme pour un CPU, de saison pour une carte graphique) qui proposait une puissance brute de plus de 2 Teraflops.


Au-delà de la démonstration technologique, certes bluffante, Tera-Scale va déboucher sur de vrais produits, le premier étant Larrabee, la puce qui servira de support aux futures « cartes graphiques » d’Intel. Nous vous en avions d’ailleurs parlé ici. Depuis cet article, nous avons glané un certain nombre de détails supplémentaires que nous allons tenter de résumer. Le tout reste totalement officieux tant la communication d’Intel sur le sujet était légère. Pour rappel, Pat Gelsinger n’aura passé que deux minutes sur le cas Larrabee lors de sa keynote.

Nous vous le disions, l’idée directrice de Larrabee est de capitaliser sur le jeu d’instruction x86 afin de créer une nouvelle forme de puce accélératrice. La puce utilisera plusieurs mini cœurs (16 dans la version de test actuelle), chacun étant une grosse unité SSE4 512 bits capable de gérer 4 threads. On peut même spéculer que la spécification SSE4.2 (voir ici pour les très très courageux, on vous aura prévenus) n’est pas totalement étrangère à Larrabee. Cette puce devrait proposer une grosse puissance de calcul brute. C’est intéressant, mais cela ne se traduit pas forcément dans un GPU fonctionnel. Après tout, si c’était le cas, Sony n’aurait pas été rechercher un NV47 en dernière minute pour compléter son Cell dans sa Playstation 3. Alors, quels sont les arguments d’Intel pour tenter d’imposer leur future puce ?


Tout d’abord le raytracing temps réel. C’est l’un des plus vieux fantasmes des informaticiens, utiliser ce type de rendu fortement réaliste dans les jeux. Le fantasme n’est pas forcément irréel puisqu’un tas de chercheurs ont travaillé sur le sujet ces dernières années. On se souvient par exemple des versions « RT » de Quake 3 et Quake 4 développée par un charmant étudiant allemand dans son garage. Après avoir été « sponsorisé » par Intel, il s’est fait embaucher par la société. Nous l’avons d’ailleurs rencontré dans les allées de l’IDF où il faisait la démonstration de ses Quake. Il nous a également indiqué que si Intel supportait OpenRT (la bibliothèque Open Source de raytracing qu’il a utilisé pour ses développements), ils travaillaient en interne sur une autre bibliothèque beaucoup plus rapide (utilisant massivement SSE, surprise) dont il nous a fait une brève (mais intense) démonstration.


Tout cela est passionnant, mais même si l’on admet que les développeurs de jeux soient convaincus (à coup de programme marketing ?), quid du soutien de Microsoft ? (DirectRT ?) par la chose et quid des jeux actuels ? On peut spéculer qu’Intel utilisera une couche logicielle intermédiaire afin de transformer les shaders DirectX en un code SSE4 directement exécutable par Larrabee. Bien plus compliqué à développer qu’un simple pilote (tâche déjà bien complexe, Intel n’étant pas reconnu pour la qualité des pilotes de puces intégrées GMA) et nous n’avons pas parlé de choses telles que le filtrages ou l’anti-aliasing.

Nous devrions réserver nos analyses à l’annonce réelle de la puce (probablement au prochain IDF qui se tiendra en septembre à San Fransisco), mais le côté original de l’approche fait que l’on ne peut s’empêcher de s’interroger. Le potentiel sur le papier (virtuel) est indéniable, tout comme la flexibilité proposée : libre aux développeurs de jeux d’en faire ce qu’ils veulent. Libre également aux développeurs « autres » de l’utiliser de manière pseudo transparente : après tout, ce n’est « que » du SSE4. Vient la question fatidique, celle qui brûle vos lèvres : comment terminer cette page. GDDR5, et beaucoup (beaucoup beaucoup, effet de répétition volontaire) plus tôt que prévu (officiellement, fin 2008/début 2009, ce qui nous décoche un simple « haha »).