Vous ne nous en voudrez pas de commencer par une petite digression. Même si Intel aime bien s’éparpiller dans un tas de frivolités, leur cœur de métier reste avant tout celui des processeurs. La marque surfe beaucoup sur le succès d’estime de ses Core 2 qui leur ont permis d’accomplir un bon gros tas de choses. Faire oublier Netburst et le calvaire de sa fin de vie sous la forme des Prescott et des Presler (Pentium 4 « E » et Pentium D). Faire oublier également des années de marketing passées à louer la gloire du sacro-saint MHz. D’autant plus amusant que la partialité de cette échelle a été critiquée de tout temps par ses concurrents (Cyrix face aux Pentium de première génération, et plus récemment AMD avec les Athlon face aux Pentium 4). Le Core 2, c’est un gros tas de pirouettes, sans cacahuètes et surtout sans trop de heurts. C’est aussi ça la force d’une grosse équipe marketing.

Encore des mots, toujours des mots…

Officiellement, l’abandon de la course au MHz se fait au profit d’une nouvelle course, au nombre de cœurs cette fois ci. Si cet IDF continuera dans cette démesure (voir plus bas), on aura également senti qu’il ne fallait plus totalement cracher sur l’avantage du MHz (encore une fois, nous en reparlerons un peu plus bas). Le problème de la multiplication des cœurs est assez simple : on se retrouve avec une très grosse puissance brute qui n’est pas forcément pleinement exploitée par les applications actuelles. Si l’on était taquins, on dirait que le concept des quad/octo cœurs n’est pas exactement « energy efficient » pour un usage vidéo ludique. Alors certes, on peut toujours vous trouver des benchmarks pour trouver des différences, ou vous parler de nouveaux « usage model » ou l’on joue à deux jeux en simultané, tout en encodant deux films de vacances et en en regardant un troisième (par décence, nous tairons le nom du constructeur qui nous a présenté ce scénario comme « réel » et représentatif de ce que faisaient leurs employés avec leurs machines…). Car aujourd’hui, il n’y a qu’un seul jeu qui ait réussi à montrer l’intérêt de plus de deux cœurs : le jeu de stratégie temps réel Supreme Commander. La situation changera peut-être au fur et à mesure que les développeurs s’adapteront (les fonds marketing/aide au développement d’Intel sont conséquents) , mais pour l’instant, la situation n’est pas aussi rose que les 3D Mark essayent (et essaieront dans quelques semaines) de nous le faire croire.


Cette digression passée, nous pouvons en venir à un processeur qui était à la fois absent des présentations et omniprésent dans les coulisses. Il s’agit de la prochaine évolution des Core 2 qui arriveront dans le commerce d’ici au mois de juillet. Les modèles qui finissent en « 50 (ou 40) » et dont l’évolution la plus notable concerne le passage de la fréquence de bus de 266 à 333 MHz (de type quad pumped, soit quatre information par cycle d’horloge ce qui fait que l’on parle généralement « d’équivalent » 1066 et 1333 MHz). Quatre modèles sont au programme : E6850, E6750, E6550 et E6540. Le tout sera accompagné d’une seconde baisse de prix à l’automne dont nous aurons l’occasion de reparler une autre fois.

Les présentations de Justin Ratner et de Pat Gelsinger auront surtout servi à présenter la suite, les deux prochaines générations de puces du constructeur. Là encore, pas forcément de révélation puisqu’elles avaient été évoquées dans une présentation à la presse quelques semaines auparavant. Si les horloges font tic tac dans nos vertes contrées, aux Etats-Unis elles font « Tick Tock ». C’est cette métaphore qu’utilise Intel pour parler de sa stratégie. Le concept est assez simple, proposer une nouvelle finesse de gravure tous les deux ans ainsi qu’une nouvelle architecture tous les deux ans. Ces évenements ne sont cependant pas alignés, mais entremélés. La nouvelle finesse de gravure doit d’abord servir à acceuillir un « die shrink », une version réduite et améliorée de l’architecture précédente avant de lancer l’année suivante, lorsque le procédé de gravure est arrivé à mâturité, une nouvelle architecture (le Pentium D était la première puce gravée en 65 nanomètres avant l’arrivée des Core 2). Et si vous n’avez rien compris, vous pouvez toujours vous reporter aux photos ci-dessous. C’est probablement plus clair.

Désirs d'avenir

Nos lecteurs fidèles se souviendront que nous avions passé en revue le procédé de gravure en 45 nanomètres proposé par Intel. C’était ici. Il s’agit de leur nouvelle star pour contrebalancer les supposés « phénoménaux » K10 d’AMD, ceux qui succéderont aux actuels Athlon X2. Mark Bohr, celui qui chapeaute le développement de la photolithographie chez Intel fera d’ailleurs une conférence dans laquelle il ne dira pas grand-chose de plus que ce que nous vous avions expliqué dans notre article. Pas de détails supplémentaires sur les matériaux choisis pour les portes (les electrodes en particulier). Pas de détails non plus sur ce qui fera le procédé de gravure en 32 nanomètres, la prochaine étape qu’Intel souhaite enchainer en 2009. Un tas de solutions techniques sont envisagées pour celles-ci, à commencer par des transistors tri-gate. Plutôt que de réaliser le transistor sur un seul plan (la porte est placée par-dessus le drain), on entoure le drain de plusieurs portes (trois) afin d’améliorer le flux de courant. Une sorte de construction dans l’espace en quelque sorte comme le montrent les schémas ci-dessous.



En attendant de savoir la route employée pour le 32 nm, le 45 en est déjà au stage de la pratique avec le Penryn. Il s’agit du TICK sur la roadmap, à savoir utiliser la nouvelle finesse de gravure (45nm) pour faire un « die shrink » de l’architecture actuelle. Cela va un peu au-delà puisque le nouveau stepping des Core 2 proposé par Penryn adopte quelques avancées, dont certaines sont majeures. Une amélioration du traitement des divisions tout d’abord, mais également une augmentation sensible de la taille du cache (6 Mo par paire de cœurs, une version 3 Mo est également en préparation selon les bruits de couloirs, qui décidément parlent beaucoup pour des couloirs...). Quelques détails ont été donnés lors de cet IDF sur l’associativité du cache, qui passe de 16 à 24. Sans rentrer dans les détails techniques, cela permet dans une certaine mesure de compenser l’augmentation du cache en conservant au mieux son efficacité (la capacité de trouver/d’éparpiller les données de la mémoire centrale en son sein). C’est surtout au niveau de l’adressage mémoire dynamique que cette augmentation de l’associativité apportera les gains les plus sensibles.


L’autre nouveauté, la plus importante, concerne le jeu d’instruction SSE4, ou plus exactement SSE4.1. 47 nouvelles instructions regroupées par lots afin de résoudre des problèmes très réels. Certains développeurs se plaignaient en effet du décalage entre le choix des instructions et leurs besoins dans leur vie (de programmeur) de tous les jours. Flagornerie ou pas, Intel indique en tout cas que SSE4 est le fruit du feedback des développeurs. Soit. Dans ses présentations, trois types principaux d’instructions sont évoqués. On trouve tout d’abord les Graphics Building Blocks dont nous reparlerons un peu plus tard. Suit l’accélération de l’encodage vidéo avec 14 instructions dédiées, certaines pouvant apporter des gains de 2 à 3x sur des opérations précises. On notera également l’acceleration de l’algorithme CRC32, ce qui peut toujours être utile.



Le dernier groupe d’instructions concerne la communication avec les « accélerateurs ». Une petit rappel sur ce qu’ils sont : Intel avait présenté en septembre dernier l’initiative Geneseo, qui vise à améliorer les interactions entre le processeur et un co-processeur (un accelérateur) qui serait relié au chipset par le biais d’une bus PCI Express. Il s’agit d’une extension au PCI Express 2.0 (on parle de 2.X) dont le but principal est d’améliorer les taux de transferts dans le sens « accélerateur » vers le processeur central. Nous vous laisserons bien entendu spéculer sur ce qui aurait bien pu motiver Intel à s’intéresser à ces choix.

Quid de la disponibilité des Penryn ? Avec l’arrivée du K10 d’AMD prévue pour le mois de septembre sur les PC de bureau, on pouvait se douter qu’Intel allait proposer une contre offensive le plus vite possible. Même si Intel est resté évasif sur la date de lancement précise de Penryn lors de l’IDF (quatrième trimestre, Q4), nous nous attendons à un lancement des premières puces, probablement des modèles extrêmes pour la rentrée (3.33 GHz ?). Rien d’irréaliste puisque nous avons vu tourner, et même pu vérifier certains « benchs » savamment choisis par Intel pour montrer l’avantage de leurs nouvelles puces. Le plus intéressant reste une version « pre alpha » de DivX 6 utilisant SSE4. Par l’usage d’une des nouvelles instructions dédiés à l’encodage vidéo, on a pu constater un gain de plus de 2x entre un Penryn à 3.33 GHz (FSB 1333) et un QX6800 (2.93 GHz, FSB 1066). Plutôt encourageant. Parmi les rumeurs, on notera que la FSB 1600, que l’on croyait réservé aux seuls Xeon, pourrait également apparaitre sur les Penryn de bureau.