Révélations d'AMD et Motorola sur leurs processeurs Dual-Core

C'est au Fall Processor Forum, début octobre, qu'AMD et Freescale, une division de Motorola, dévoileront les détails de leurs futurs processeurs dual-core.

En effet, plusieurs approches différentes sont possibles : là où IBM semble avoir décidé de relier les deux cores via un cache L2 commun, AMD et Motorola pourraient très bien utiliser d'autres méthodes.

Par exemple, d'après le PDF détaillant l'architecture K8, il semblerait qu'AMD ait prévu de relier les deux cores via le SRQ (pour System Request Queue) une unité située en amont du contrôleur Hyper-Transport (en considérant le flux de données sortant). Cependant ce choix devrait selon toute vraisemblance entraîner un problème de cohérence des caches. Certes, les performances n'en seraient pas dramatiquement réduites, mais tout de même, on attend avec impatience les explications d'AMD sur le sujet.

Quant à la solution adoptée par Freescale pour son G4 dual-core, destiné aux notebooks, aucune information sérieuse n'est parvenue jusqu'à nos oreilles, et nous n'en sommes que plus impatients de connaître les détails.

Par ailleurs, il est regrettable qu'Intel ne communique pas plus sur leurs plans concernant les solutions multi-cores qu'ils adopteront, d'autant plus qu'un nombre important de sociétés, parmi lesquelles IBM, PMC-Sierra, Renesas, Sun Microsystems, Texas Instruments, Transmeta, VIA, le feront au Fall Processor Forum.